1/5/5

DIALOG(R) File 347: JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

03864939 **Image available**
MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO.: 04-230039 [JP 4230039 A] PUBLISHED: August 19, 1992 (19920819)

INVENTOR(s): AKASAKA YASUSHI

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 02-418768 [JP 90418768]

FILED: December 27, 1990 (19901227)

INTL CLASS: [5] H01L-021/336; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS); R100 (ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL: Section: E, Section No. 1299, Vol. 16, No. 579, Pg. 151,

December 18, 1992 (19921218)

ABSTRACT

PURPOSE: To enable the needless gate electrode part to be easily removed with out fail by a method wherein an etching back material is flatly deposited on the whole surface of a semiconductor substrate as if covering a gate electrode part and then the whole surface of the etching back material is etched back to remove a protective film.

CONSTITUTION: The whole surface of a semiconductor substrate 1 whereon impurity diffused layers 13, 15 are formed is coated with an etching back material 17 such as photoresist etc. so that at least a gate electrode part 11 may be consealed. Next, the upper parts of a silicon oxide film 8 and a sidewall insulating film 12 are removed by anisotropical etching step to expose the surface of a polycrystal film 7. Next, after removing the etching back material 17, a metallic film 19 e.g. a Ti film is deposited on the whole surface of the semiconductor substrate 1. Through these procedures, the silicon oxide film 8 to be the protective film for the polycrystal silicon film 7 can be removed using the etching back step so that the surface of the polycrystal silicon film 7 may be easily exposed without causing any troubles at all.

-			
	•		
	,		
		() · () · ()	

(19) 日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号 特開平4-230039

(43)公開日 平成4年(1992)8月19日

(51)	Int	\sim	6
1317	1111	u.	

識別記号 庁内整理番号 FΙ

技術表示箇所

H01L 21/336

29/784

8422-4M

H01L 29/78 301 P

審査請求 未請求 請求項の数1(全 6 頁)

(21)出願番号

特願平2-418768

(22)出願日

平成2年(1990)12月27日

(71)出顧人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 赤坂 泰志

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝総合研究所内


(74)代理人 弁理士 鈴江 武彦

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【目的】木発明は、電極部の不要部分のみを確実に除去 することで形成工程の選択幅を広くする。

【構成】本発明の半導体装置の製造方法は、所定の素子 形成加工が施された半導体基板上に電極部を形成する工 程と、前記電極部を覆うように前記半導体基板の全面に エッチパック材料を平坦に堆積する工程と、前記エッチ パック材料の全面をエッチングして前記電板部の不要部 分を除去する 1:程とを有することを特徴とする



I

【特許請求の範囲】

【請求項1】所定の素了形成加工が施された半導体基板上に絶縁膜,導電性膜及び保護膜を順次形成する工程と、前記絶縁膜,導電性膜及び保護膜をエッチングしてゲート電極部を形成する工程と、前記ゲート電極部をマスクとして前配半導体基板に不純物イオンを注入して不純物拡散層を形成する工程と、前記ゲート電極部を覆うように前配半導体基板の全面にエッチバック材料を平坦に堆積する工程と、前記エッチバック材料の全面をエッチングして前配保護膜を除去する工程と、を有すること 10 を特徴とする半導体装置の製造方法。

[0001]

【発明の詳細な説明】

[0002]

【産業上の利用分野】本発明は、半導体装置の製造方法 に係り、特にMOS型電界効果トランジスタのゲート電 極部の形成方法に関する

[0003]

【従来の技術】近年、コンピューターや通信機器の重要部分には、人規模集積回路(LSI)が多用されている。LSI単体の性能を上げる1つの方法は、トランジスタ等のLSI基本素子を微細化してLSIの集積度を高めることである。例えば、MOS型電界効果トランジスタの場合には、ゲート電極と自己整合的にソース、ドレイン不純物拡散層を形成することでゲート電極の工程会裕を小さくして素子の微細化を行っている。この場合、ゲート電極材料にはソース、ドレイン不純物拡散層を形成する際の熱プロセスに耐えることができる多結晶シリコンが用いられている。多結晶シリコンはA1に比べて抵抗が高いので、通常、リン拡散により導電性を改多

【0004】しかしながらスケーリング則に従い素了の 数細化を行うと、ゲート電極の極棒化により、ソース、 ドレイン不純物拡散層を形成する際のイオン注入のとき に、ゲート電極がマスクとして機能せず、不純物イオン がゲート電極を突き抜けてゲート絶縁膜やチャネル領域 に達し、トランジスタ特性が劣化するという不都合があ った。

【0005】図13にはこのような不都合を解決したM OS型電界効果トランジスタの断面図が示されている。 【0006】これを製造工程に従い説明すると、最初、

シリコンからなる半導体基板1の表面をフィールド酸化膜3で区分して素子形成領域を形成する。

【0007】次に素子形成領域にゲート絶縁膜5を形成 し、このゲート絶縁膜5上に多結晶シリコン膜7及びシ リコン酸化膜やシリコン窒化膜などの絶縁膜9とからな る積層膜を形成する。

板1に注入することで自己整合的にソース、ドレイン不 純物拡散層13、15を形成する。

【0009】このような製造方法だと、ソース、ドレイン不純物拡散層13、15を形成するために半導体基板1に不純物イオンを打ち込んでも、多結晶シリコン膜7は絶縁膜9により保護されているので、不純物イオンが多結晶シリコン膜7を突き抜けてゲート絶縁膜5やチャネル領域に注入することを防止できる。

【0010】また、他の製造方法を図14を用いて説明 する。なお、図13のMOS型電界効果トランジスタと 対応する部分には図13と同一符号を付し、詳細な説明 は省略する。

【0011】先ず、素子形成領域にゲート絶縁膜5,多 結晶シリコン膜7を順次形成する。この多結晶シリコン 膜7は不純物イオンの突き抜けを防ぐため初めに余裕を もって厚く堆積するのが普通である。

【0012】次に多結晶シリコン膜7をエッチングして ゲート電極状に形成した後、或いはゲート側壁形成後に 欠陥除去の目的で酸化を行う。

【0013】次に図13のMOSトランジスタの製造方法と同様に、ゲート電極11をマスクに用いて不純物イオンを半導体基板1に打ち込みソース,ドレイン不純物拡散層13,15を形成する。

【0014】このような製造方法では、多結晶シリコンの酸化速度が単結晶シリコンのそれより速いため、絶縁 膜9aの膜厚は、ゲート領域では厚くソース、ドレイン 不純物拡散領域上では薄くなる。

【0015】しかしながら上述した製造方法では、どち らの場合も多結晶シリコン7上に絶縁膜9.9 aを形成 しているので、ゲート電極部11に新たな加工や処理を 施す場合には厚い絶縁膜9を除去する必要がある。この ため、この絶縁膜9の加工や除去に起因する問題が生じ る。例えば、図13のMOSトランジスタにおいて、ゲ 一トの配線抵抗及びソース・ドレインの寄生抵抗の低減 化を図るためにSALICIDE(Self-alig ned Silicide)の技術を用いてソース。ド レイン不純物拡散層13,15上と同時にゲート電極上 にもシリサイドを形成する場合には、多結晶シリコン膜 7 とに金属膜を堆積し、熱酸化させる必要があるため絶 40 緑膜 9 をエッチング除去しなければならないが、絶縁膜 9は厚いのでエッチングの際にフィールド酸化膜3が不 要にエッチングされ、接合リークなどに悪影響を及ぼす 恐れがある。

[0016]

【発明が解決しようとする課題】上述の如く従来のMO Sトランジスタの製造方法では、不純物拡散層を形成するときに、不純物イオンがゲート電極を貫通してゲート 絶縁膜やチャネル領域に注入するのを防止するために、 ゲート電極上に保護膜を形成していた。或いは途中の酸 化工程中に多結晶シリコン酸上に厚い酸化酸が形成され 3

る。このため、ゲート電極に新たな加工や処理を施す際に保護膜の除去が必要な場合には、製造が複雑になったり、保護膜の除去工程で種々な問題が生じたりする。

【0017】本発明は、上記事情を考慮してなされたもので、その目的とするところは、ゲート電極部の不要部分を確実にしかも容易に除去できる半導体装置の製造方法を提供することにある。

[0018]

【課題を解決するための手段】上記の目的を達成するために本発明の半導体装置の製造方法は、所定の素子形成 10加工が施された半導体基板上に絶縁膜、導電性膜及び保護膜を順次形成する工程と、前記絶縁膜、導電性膜及び保護膜をエッチングしてゲート電極部を形成する工程と、前記ゲート電極部をマスクとして前記半導体基板に不純物イオンを注入して不純物拡散層を形成する工程と、前記ゲート電極部を覆うように前記半導体基板の全面にエッチバック材料を平坦に単積する工程と、前記エッチバック材料の全面をエッチングして前記保護膜を除去する工程とを有することを特徴とする。

[0019]

【作用】本発明の半導体装置の製造方法によれば、エッチングで電極部の不要部分を除去する際に電極部の不要部分以外はエッチパック材料により保護されているのでの不要に除去されることはない。また、電極部の不要部分だけを確実に、しかも容易に除去できるのでこの除去工程の前後における工程の選択範囲が広がる。また、シリコン基板とゲート電極との段差が減少するため、以後の配線形成が容易になる。

[0020]

【実施例】以下、図面を参照しながら実施例を説明す 30 る。なお、図13,14の従来例と対応する部分には図 13,14と同一符号を付し、詳細な説明は名略する。

【0021】図1~図8には本発明の一実施例に係る半 導体装置の製造工程断面図が示されている。これは本発 明をサリサイド構造のMOS型電界効果トランジスタに 適用したものである。

【0022】まず、図1に示す如く、シリコン基板1上に熱酸化によりフィールド酸化膜3を形成した後、この酸化膜3で囲まれた素子形成領域に、不純物イオンを注入してチャネル領域を形成すると共に熱酸化によりゲー 40ト絶縁膜5を形成する。

【0023】次に図2に示すようにCVD法を用いてゲート絶縁膜5が形成された半導体基板1上に多結晶シリコン膜7を堆積した後、POC1、雰囲気中でこの多結晶シリコン膜7中にリンを拡散させる。次いでこの多結晶シリコン膜7上にCVD法によりシリコン酸化膜8を堆積させ、フォトリソグラフィによりゲート絶縁膜5と多結晶シリコン膜7とシリコン酸化膜8との積層膜をゲート電極状にパターニングしてゲート電極部11を形成する。

【0024】次に図3に示すようにシリコン酸化膜、シリコン窒化膜等の絶縁膜材料を全面に堆積し、この絶縁膜材料を異方性エッチングで加工してゲートの側壁に側壁絶縁膜12を形成する。次いでゲート電極部11、側壁絶縁膜12をマスクとして半導体基板1に不施物イオンを打ち込み、この基板1の表面をランプアニール等で不能物イオンを熱拡散させてソース、ドレイン不純物拡散層13、15を形成する。

【0025】次に図4に示すように不純物拡散層13, 15が形成された半導体基板1の全面にゲート電極部1 1が少くとも隠れる程度にフォトレジストなどのエッチ パック材料17を除布する。

[0026] 次に図5に示すように異方性エッチングに よりシリコン酸化膜8, 側壁絶縁膜12の上部を除去し て多結晶シリコン膜7の表面を露出させる。

【0027】次に図6に示すようにエッチパック材料17を除去した後に、半導体基板1の全面にスパッタリング法を用いて金属膜19例えばTi膜を30~40nm程度の厚さに堆積する。

20 【0028】次に図7に示すようにN2 又はAr雰囲気中で600~750℃程度のRTA(Rapid Thermal Annealing)を行うことで、金属膜19と多結晶シリコン膜7及び不純物拡散層13,15とを反応させシリサイド層21a,21bを形成する。ここで、19aは反応せずに残った金属膜19である。

【0029】次に図8に示すようにアンモニアと過酸化水素水と水との混合液等を用いて未反応の金属膜19aを選択的に除去する。次いで、900℃程度のRTAを行いシリサイド層21a,21bを低抵抗化させる。

[0030] 最後に、基板1上に層間絶縁膜、コンタクトホールを設けた後、配線を形成してMOS型電界効果トランジスタが完成する。

【0031】このような製造方法だと、多結晶シリコン 膜7上に設けられたシリコン酸化膜8により、不純物拡 散層 1 3、 1 5 形成の際に不純物イオンが多結晶シリコ ン膜7を貫通してゲート絶縁膜やチャネル領域に注入さ れるのを防止できるのは勿論のこと、シリコン酸化膜8 の除去は基板全面に塗布されたエッチパック材料17を 全面エッチングすることで行っているので容易になる。 また、従来のようにフィールド酸化膜3が不要にエッチ ングされ大幅に後退することもない。このためサリサイ ド工程を行なっても接合リークの増加を防ぐことができ る。また、この工程はゲート上のみを選択的に除去する ため、基板シリコン上、ゲート電極上端の段差を減少さ せ、後の配線工程を容易にするという利点もある。更 に、シリコン酸化膜8を上述した方法で除去したこと で、不純物拡散層13,15を形成した後、図6~図8 のサリサイド工程に移らず他の工程に行うことも容易に 50 できるという利点がある。

【0032】かくして本実施例では、多結晶シリコン膜 7の保護膜となるシリコン酸化膜8をエッチバック法を 用いて除去することにより不都合を招くこと無く容易に 多結晶シリコン膜?の表面を戯出することができ、もっ て信頼性の高いサリサイド構造のMOSトランジスタを 容易に製造することができる。

【0033】図9~図11には本発明の第2の実施側に 係る半導体装置の製造工程断面図が示されている。な お、図1~図8の第1の実施例と対応する部分には図1 ~図8と同一符号を付し、詳細な説明は省略する。

【0034】最初、図9に示すように半導体基板1の素 子形成領域上にゲート絶縁膜5,ゲート電極部11,即 席絶縁膜及び不純物拡散層13,15を第1の実施例と 同様な方法を用いて形成した後、全面にエッチパック材 料17を除布する。

【0035】次に図10に示すようにエッチパック材料 17の全面に異方性エッチングを施してシリコン酸化膜 8の表面を露出させる。

【0036】次に図11に示すようにエッチング条件を 選択比が十分大きなるように選び、等方性のドライエッ チングよりシリコン酸化膜8のみを除去する。

【0037】この後、第1の実施例で説明した図6以降 と同様な製造工程を経てサリサイド構造のMOSトラン ジスタが完成する。

【0038】このような製造方法でも先に説明した実施 例と同様な効果が得れるのは勿論のこと、シリコン酸化 膜8の表面が露出した後、選択的にシリコン酸化膜8を 除去しているので多結晶シリコン膜?のダメージが少な くて済み信頼性がより高くなる。また、多結晶シリコン 30 膜7の表面に段差ある場合でも基板1上に位置によって 多結晶シリコン膜7の厚さが変わらないという利点もあ る.

【0039】なお、本発明は上述した実施例に限定され るものではない。例えば第1の実施例では多結晶シリコ ン膜7上にシリコン酸化膜8をCVD法を用いて形成し たが、熱酸化法を用いて形成しても良い。また、同実施 例では側壁絶縁膜12の形成, 不純物イオンの注入, 不 純物イオンの熱拡散という 1.程順序で不純物拡散層 1 3, 15を形成したが、その順序はトランジスタの信頼 40 性や電流駆動力等の都合により適宜変えても良い。更に 同実施例において多結晶シリコン膜?の表面を露出させ た後に、Si, Ge等のIVb族元素、Ar, Xe等の 不活性元素、多結晶シリコン膜?と同導電型の不純物元 **素及びその化合物等のイオンを、エッチバック材料17** をマスクにして多結晶シリコン膜?に打ち込み、その表 面をアモルファス化することでシリサイド層21a.2 1 bの形成速度を早めることができる。

【0040】また、第2の実施例ではドライエッチング によりシリコン酸化膜8を除去したが、HF系のエッチ 50 程断面図。

ング液等を用いたウエットエッチングによりシリコン酸 化膜8をしても良い。

【0041】また、図3の工程の後にソース、ドレイン 不純物拡散層13, 15上にシリコン膜22を選択成長 させた後、図4~図8の工程を実施すれば図12に示す ように段差は更に縮小される。

【0042】なお、上記実施例では多結晶シリコン膜8 上及びその側壁の絶縁膜は異なる材料でそれぞれ形成し たが、必要に応じて同じ材料で形成しても良い。また、

10 多結晶シリコン膜7の保護膜の材料としてシリコン酸化 膜8を用いたが、エッチング条件を適宜変える等すれば 他の材料、例えばシリコン窒化膜等を用いても同様な効 果を得ることができる。更にまた、上記実施例では多結 基シリコン膜7と絶縁膜5,8との積層構造について説 明したが、本発明は任意の積層構造或いは単相構造の半 導体装置にも適用できる。そして異方性エッチングと等 方性エッチングを適宜組み合わせることによりゲート電 極部上の段差を減少させたりゲート電極部の厚みを一定 に保つことができ、これにより前後の工程、例えば多層 多結晶シリコン膜?とシリコン酸化膜8とのエッチング 20 配線の形成工程を考慮すると従来より自由な製造工程を 構成することができる。その他、本発明の要旨を逸脱し ない範囲で種々変形して実施できる。

[0043]

【発明の効果】以上述べたように本発明の半導体装置の 製造方法によれば、電極部の不要部分のみを容易にしか も確実に除去できるので、電極部の加工前後の工程の自 由度が高まる。

【図面の簡単な説明】

【図1】本発明の一実施例に係る半導体装置の製造工程 断面図

【図2】本発明の一実施例に係る半導体装置の製造工程 断面図。

【図3】本発明の一実施例に係る半導体装置の製造工程 断面凶。

【図4】本発明の一実施例に係る半導体装置の製造工程 断面図。

【図5】本発明の一実施例に係る半導体装置の製造工程

【図6】本発明の一実施例に係る半導体装置の製造工程 断面図。

【図7】本発明の一実施例に係る半導体装置の製造工程 断而図。

【図8】本発明の一実施例に係る半導体装置の製造工程 断面図。

【図9】本発明の一実施例に係る半導体装置の製造工程 断而図。

【図10】本発明の一実施例に係る半導体装置の製造工 程断面図。

【図11】本発明の一実施例に係る半導体装置の製造工

7

[図12] 本発明の他の実施例に係る半導体装置の製造 工程断面図。

【図13】従来の半導体装置の断面図。

【凶14】従来の半導体装置の断面図。

【符号の説明】

1…半導体基板、3…フィールド酸化膜、5…ゲート絶

緑膜、7…多結晶シリコン膜、8…シリコン酸化膜、1 1…ゲート電極部、12…側壁絶縁膜、13…ソース不 純物層拡散層、15…ドレイン不純物層拡散層、17… エッチパック材料、19、19a…金属膜、21a、2 1b…シリサイド層、22…シリコン膜。







図11]



[図13]



[図12]



[図14]

